

I transputer: applicazioni e prospettive

Milano, 29 novembre 1990

di Andrea de Prisco

Durante l'edizione 1990 del BIAS si è svolto a Milano un seminario organizzato dalla SGS-Thomson Microelectronics che, quale proprietaria della INMOS, è in pratica la casa costruttrice dei transputer.

Il programma del seminario, molto ricco e intenso, prevedeva interventi da parte di esponenti del mondo tecnico-commerciale, universitario e industriale che ruota attorno a questo chip multitask.

E c'era anche il sottoscritto, questa volta non in veste di giornalista tecnico, ma come relatore di un intervento nella sessione industriale, a parlare della nostra esperienza sui transputer maturata l'estate scorsa nella realizzazione della scheda di rete per ADPnetwork.

Gli interventi a carattere tecnico-commerciale riguardavano una «propedeutica» introduzione ai transputer a cura del dott. Capitanio della INMOS Business Centre di Assago e una ricca anticipazione sui futuri prodotti INMOS a cura di Mr. Richards di Bristol di cui vi narreremo tra breve.

Per la sezione «Università ed Enti di Ricerca» si è parlato della «Programmazione logico-funzionale sull'architettura multitransputer Pipes» (dott. G.P. Balboni, CSELT - Torino), del «Transputer per il trattamento dell'immagine» (prof. D. Marini, Dipartimento di Scienze dell'Informazione, Milano), delle «Applicazioni di strutture parallele di transputer in sistemi di acquisizioni ed analisi dati» (dott. D. Giove, INFN, Milano), e riguardo uno «Studio di codificatori video basati su transputer» (prof. S. Brofferio - Politecnico di Milano).

Per la sezione industriale tre interventi: «Utilizzo del transputer in ambiente di visione industriale» (ing. M. Condarelli - SINCON, Roma), «Interpolazione di traiettoria per controlli di macchine utensili e robot» (dott. A. Racciu - ADP, Torino) e «ADPnetwork: la tecnologia transputer in una rete per Amiga» (un certo Andrea de Prisco - Technimedia, Roma). Da notare il fatto che la persona che ha parlato prima del sottoscritto faceva parte della «ADP» di Torino che nulla ha a che vedere con un omonimo che ogni tanto circola tra queste righe.

inmos

Giovedì 29 Novembre 1990
Fiera di Milano - Sala Leonardo da Vinci - Pad. 42
PORTA MECCANICA

**I TRANSPUTER:
APPLICAZIONI
E PROSPETTIVE**

SGS-THOMSON
MICROELECTRONICS

INMOS is a member of the SGS-THOMSON Microelectronics Group

Nuovi prodotti INMOS

Non si è trattato certo di un lancio ufficiale, ma solo di un po' di preziose anticipazioni riguardo gli anni a venire attorno al mondo dei transputer. Sarà infatti lanciata ad aprile '91 la nuova famiglia di transputer «H». Il primo sarà l'H1 al quale faranno seguito vari H2, H3, ecc. ecc.

Già si vocifera della famiglia «E» che però non vedrà quasi sicuramente la luce prima del '94-'95 e tuttora non si sa ancora bene cosa implementerà di nuovo.

Le idee sono invece abbastanza chiare riguardo l'H1 che, come detto, sarà lanciato tra pochissimi mesi. Le sue caratteristiche strabilianti parlano da sé: 150 MIPS e 20 Megaflop di picco sono un bel dire. I quattro link fisici di cui dispongono i transputer, sul modello H1 correranno a ben 80 megabit/s. E non hanno lasciato certo da parte la compatibilità: pare infatti che l'H1 sia «binary compatible» con tutto il software esistente scritto (e compilato) per il T800.

Oltre al fatto che, naturalmente, possono convivere sulla medesima architettura anche chip di diverse famiglie: un nuovo integrato, infatti, denominato C100, permetterà di convertire i link fisici della nuova e vecchia generazione.

L'architettura interna («Pipelined superscalar microarchitetture») è in grado di eseguire sino ad 8 passi di 8 istruzioni contemporaneamente e generare 2 indirizzi di memoria il tutto in un solo ciclo di clock. Se consideriamo che questo è come minimo a 40 MHz ed è già prevista la versione a 60 MHz capirete che la velocità di elaborazione (e qui sarebbe davvero il caso di chiamarla «potenza») sarà davvero elevatissimi ma.

Non manca al suo interno, ovviamente, la Floating Point Unit e ben 16 Kbyte di ram configurabile sia

come cache istruzioni e cache dati che come memoria di sistema direttamente disponibile sul chip. Come i 4 Kbyte già disponibili come memoria sistema nell'attuale famiglia di transputer.

E sempre a proposito di memoria, aggiungiamo che fino a 16 Mbyte di DRAM possono essere indirizzati dal nuovo chip senza utilizzare logica esterna. Inoltre possono essere utilizzati anche banchi

di memoria di tipo diverso. Per quanto riguarda nuovi link oltre alla velocità quadruplicata, troviamo la possibilità di mappare più canali virtuali sullo stesso link fisico in maniera del tutto trasparente per il programmatore.

Inoltre è stato implementato un nuovo protocollo a commutazione di pacchetto che permette l'instradamento automatico di messaggi tra transputer non direttamente collegati tra loro.

In questo caso il tempo di latenza dovuto al routing (eseguito su ogni chip attraversato) è minore di un microsecondo.

ADPnetwork

Con l'intervento del sottoscritto al seminario transputer della SGS-Thomson si chiude il capitolo ADPnetwork almeno per quanto riguarda il lato commerciale del progetto. È dunque per considerazioni di questo tipo (e non certo di carattere tecnico) che si è deciso per la «non commercializzazione» del prodotto. Infatti rendere ADPnetwork nella sua veste definitiva quale prodotto user friendly e totalmente testato e collaudato




sotto ogni condizione di utilizzo prima della commercializzazione vera e propria avrebbe avuto, ahinoi, costi troppo elevati che difficilmente si sarebbero potuti ammortizzare ad un prezzo di vendita «accettabile» per il largo pubblico.

Diversamente un prezzo di vendita proporzionato alle effettive caratteristiche della rete difficilmente avrebbe trovato un largo consenso di pubblico forse abituato a fasce di prezzo ben diverse.

Nell'intervento al seminario INMOS è stato mostrato lo schema a blocchi dell'architettura di rete, quello della nostra scheda di interfacciamento e dei vari processi in esecuzione su ogni macchina sia come processi Amiga (e quindi eseguiti dal 68000) sia come

processi OCCAM in esecuzione sulla scheda transputer e in continuo collegamento hw/sw con i primi. Notevole interesse ha destato poi la semplicità della scheda realizzata veramente con pochi pezzi: un transputer, la sua memoria, il clock, due link adaptor per il collegamento a 16 bit con il bus Amiga, la decodifica degli indirizzi (per il prototipo) e due driver di linea per trasmettere e ricevere su doppino telefonico i frame di rete.

Ben più complesso della scheda è il relativo software di gestione multiprogrammato e in esecuzione simultanea in Amiga e sul transputer: è attraverso questo, infatti, che è implementata la tolleranza ai guasti e la completa indipendenza di utilizzo rete da parte di tutte le macchine ad essa collegate.



La tecnologia transputer
in una rete per Amiga

MCmicrocomputer

